삼성전자, 세계 최대 전송량 '2세대 8GB HBM2 D램' 본격 양산



삼성전자가 세계 최대 전송량의 '2세대 8GB HBM2(고대역폭 메모리, High Bandwidth Memory) D램' Aquabolt 를 양산합니다. 그 자세한 소식을 소통블로그가 전해드릴게요!


■ AI시스템 성능 최대 50% 향상 '2세대 8GB HBM2' 업계 유일 공급  


1.2V(volt, 볼트)기반의 2.4Gbps 2세대 8GB HBM2 D램 '아쿠아볼트(Aquabolt)'는 풀HD 영화(5GB) 61편 분량인 307GB의 데이터를 1초에 처리할 수 있어 기존 고성능 그래픽 D램(8Gb GDDR5, 8Gbps)의 초당 데이터 전송량인 32GB보다 9.6배 빠른데요. 특히 한 시스템에 2.4Gbps 8GB 패키지 4개를 탑재하면최대 초당 1.2TB의 데이터를 처리할 수 있어, 기존 1.6Gbps기반 시스템의 0.82TB 대비 성능을 최대 50%까지 향상 시킬 수 있습니다. 



삼성전자는 이번 2세대 HBM2 D램 제품을 인간의 생존에 필수 불가결한 '물(Aqua)'과 번개처럼 빠르다는 의미인 '볼트(Bolt)'의 합성어 '아쿠아볼트(Aquabolt)'로 브랜드화했는데요. 이는 삼성전자만의 차별화된 초격차 제품임을 의미합니다.


※ 1세대 HBM2는 인류 문명의 원천인 불(Flare)과 Bolt의 합성어인 Flarebolt



■ TSV 설계 및 패키지 기술 혁신으로 속도 향상 및 온도 특성 개선   


이번 양산을 통해 삼성전자는 1세대 2.0/1.6Gbps 8GB HBM2 D램 '플레어볼트(Flarebolt)'에서 2세대 2.4Gbps 8GB HBM2 D램 '아쿠아볼트(Aquabolt)'까지 업계 유일하게 HBM2 D램을 공급하며 슈퍼컴퓨터(HPC) 및 그래픽카드 등 프리미엄 HBM2 D램 시장을 기존 대비 3배 이상 확대시켜 나갈 계획인데요. 2세대 8GB HBM2 D램 '아쿠아볼트(Aquabolt)'는 1개의 버퍼 칩 위에 8Gb 칩을 8단 적층한 패키지로 '신호전송 최적화 설계'와 '발열 제어' 등 핵심 기술 적용을 통해 업계 최초로 2.4Gbps의 동작속도를 달성했습니다.


①'신호전송 최적화 설계 기술'은 각 TSV 핀들의 신호전송 속도 편차를 최소화할 수 있는 기술로 HBM2 D램이 최고 수준의 성능을 유지하게 했습니다.


②'발열 제어 기술'은 8Gb HBM2 D램 칩 사이에 Thermal범프를 더 많이 배치하는 방식으로 칩의 온도를 안정적으로 제어했습니다.


또한 '아쿠아볼트(Aquabolt)'는 패키지 아랫부분에 얇은 보호막을 추가, 외부 충격에 강한 특성을 갖도록 하여 고객들이 시스템 양산과정에서 생산성을 향상할 수 있도록 했습니다.


삼성전자 메모리사업부 전략마케팅팀 한재수 부사장은 "이번 2세대 8GB HBM2 D램까지 업계 유일하게 양산함으로써 초격차 제품 경쟁력을 더욱 강화했다."며, "향후 다양한 고객들의 차세대 시스템 출시에 맞춰 안정적인 공급 체제를 구축함으로써 프리미엄 D램 시장에서 독보적인 사업 역량을 지속 강화해 나갈 것"이라고 밝혔습니다.


한편 삼성전자는 글로벌 IT 고객들에게 '아쿠아볼트(Aquabolt)' 공급을 시작한 데 이어, 슈퍼컴퓨터 제작 업체, AI 전용 솔루션 개발 업체, 그래픽 업체와 차세대 시스템 관련 기술 협력을 더욱 강화하여 HBM2 D램 시장의 성장을 주도한다는 계획입니다. 


※ 참고자료 

□ HBM (High Bandwidth Memory) 

   고대역폭 메모리로, TSV 기술을 적용해 기존의 금선을 이용한 D램 

   패키지에 비해 데이터 처리 속도를 혁신적으로 끌어올린 제품. 

   최신 인공지능 서비스용 슈퍼컴퓨터, 네트워크, 그래픽카드 등의 

   프리미엄 시장에 최적의 솔루션을 제공함

 

□ TSV(Through Silicon Via, 실리콘 관통 전극) 

   D램 칩을 일반 종이(100μm)두께의 절반수준로 깎은 후, 

   수천 개의 미세한 구멍을 뚫고, 상단 칩과 하단 칩의 

   구멍을 수직으로 관통하는 전극으로 연결한 최첨단 패키징 기술

 

□ Thermal 범프 

   상단 칩과 하단 칩 사이에 열이 잘 빠지도록 기능을 하는 

   비전기적 접합체

  

□ 삼성전자 TSV기술 기반 D램 제품 개발/양산 연혁 

• 2010.12월: 40나노급 8GB 3D TSV DDR3 RDIMM 개발 

• 2011.08월: 30나노급 32GB 3D TSV DDR3 RDIMM 개발  

• 2014.08월: 20나노급 64GB 3D TSV DDR4 RDIMM 양산

              ※ CES 2015 ECO Tech부문 '혁신상' 수상 

              ※ 2015년 제25주차 IR52 장영실상 '장관상' 수상 

• 2015.10월: 20나노 128GB 3D TSV DDR4 RDIMM 양산

• 2015.10월: 20나노 4GB HBM2 D램 개발    

• 2015.12월: 20나노 128GB 3D TSV DDR4 LRDIMM 양산  

• 2015.12월: 20나노 4GB HBM2 D램 양산 

              ※ 2016년 멀티미디어 기술대상 '장관상' 수상

• 2016.06월: 20나노 2.0 Gbps 8GB HBM2 D램(Flarebolt) 양산

• 2017.12월: 20나노 2.4 Gbps 8GB HBM2 D램(Aquabolt) 양산


Posted by 삼성전자 소통블로그

안녕하세요 삼성반도체 이야기 입니다. 컨텐츠에 대한 여러분의 의견을 기다립니다. 아름다운 댓글을 남겨주세요

댓글 0